Metal Core Pcb China Pcb Board Making

From ScenarioThinking
Revision as of 09:58, 4 November 2021 by Perry19234 (talk | contribs) (Created page with "[REPRODUCCIÓN DE MÚSICA]<br><br><br><br>Hola, y bienvenido a la<br>serie TI Precision Lab sobre<br><br>técnicas de diseño de PCB para amplificadores operacionales.<br><br>...")
(diff) ← Older revision | Latest revision (diff) | Newer revision → (diff)
Jump to navigation Jump to search

[REPRODUCCIÓN DE MÚSICA]



Hola, y bienvenido a la
serie TI Precision Lab sobre

técnicas de diseño de PCB para amplificadores operacionales.

En esta conferencia, daremos una
introducción a los diseños de amplificadores operacionales

y discutiremos algunos de los
efectos parásitos asociados

con los rastros de Eastwin PCB y
cómo lidiar con ellos.

Cuando se trata de
circuitos analógicos,

la fase de diseño que sigue
al diseño esquemático

puede parecer una ocurrencia tardía.

Peor aún, la tentación de
saltarse la etapa de prototipo de placa por

completo puede ser
fuerte, especialmente cuando los

plazos son ajustados.

Pero es importante recordar
que un diseño no ideal puede

tener
consecuencias desastrosas para un proyecto

y compensar muchas horas de
cuidadoso diseño de circuitos.

Por lo tanto, vale la pena dedicar tiempo a
revisar las buenas técnicas de diseño

y verificar el propio
diseño con prototipos.

Los diseños adecuados de amplificadores operacionales
implican muchas mejores prácticas.

Afortunadamente, muchos
de estos conceptos se

superponen con las
técnicas más generales

utilizadas en diseños de placas analógicas.

Por lo tanto, aprender uno normalmente
refuerza el otro.

En esta presentación,
revisaremos

la importancia de los
trazos cortos y la reducción

de
las impedancias parasitarias asociadas.

Luego, discutiremos
los rastros paralelos

y sus posibles problemas.

Finalmente, cubriremos la
sensibilidad de la ruta

desde la entrada inversora del amplificador
operacional hasta su nodo de salida.

Este es un tema que
es particular de los

diseños de amplificadores operacionales, y no de
diseños analógicos, en general.

Para cada técnica, también
examinaremos al menos un

diseño de ejemplo para ver cómo
se puede aplicar la teoría en la práctica.

El primer
consejo para los diseños de amplificadores operacionales

es que las trazas deben
mantenerse lo más cortas posible.

Las trazas más largas pueden introducir
resistencia,

capacitancia e inductancia parásitas no deseadas.

Estos efectos
generalmente no son deseados

y pueden tener
consecuencias negativas

para la integridad de la señal.

Ampliar una traza reducirá
la resistencia parásita,

aunque puede tener el
costo de una mayor

capacitancia parásita si hay
una traza o un núcleo metálico

en una capa adyacente.

Cubriremos las fórmulas
para la capacitancia parásita

más adelante en esta presentación.

Por ahora, tenga en cuenta que las
trazas generalmente se ensanchan

cuando se espera que lleven
mayores niveles de corriente.

Para trazas de PCB, la
resistencia parásita asociada

viene dada por la fórmula
R es igual a rho por L

sobre t minúscula por
W multiplicado

por la cantidad 1 más alfa por
la cantidad de capital

T menos 25 grados
Celsius, donde

R es la resistencia total, rho
es la resistividad de la

traza de metal, L y W son
la longitud y el ancho

de la traza en ese
orden, t minúscula

es el grosor
de la traza, alfa

es el
coeficiente de temperatura de la traza

y T mayúscula es la
temperatura en grados Celsius.

Para conocer esta y otras
fórmulas útiles de PCB,

consulte la versión en línea de
la Guía de referencia de bolsillo para ingenieros analógicos de TI

.

Echemos ahora un vistazo
a un ejemplo sencillo.

A la izquierda, hay un
amplificador operacional de ocho pines y dos canales.

El área en rojo es
la capa superior de metal.

El área en azul es
la capa inferior de metal.

El área violeta muestra
dónde se superponen estas capas

con el
plano del suelo tanto en

la primera como en la segunda capa.

El
nodo de entrada inversora del canal B

se indica como B en menos.

¿Puedes detectar un
problema potencial aquí?

Es posible que haya notado que este
rastro es notablemente más largo

que los otros rastros y está
introduciendo una impedancia parásita

en el circuito.

Dependiendo del circuito
y del nodo involucrado,

esto puede o no
afectar significativamente

el rendimiento del circuito.

Sin embargo, la
entrada inversora generalmente se

considera un nodo sensible.

Por lo tanto, es una buena idea acortar
este rastro, si es posible.

A la derecha, puede ver que
el problema del trazo largo

se puede resolver reposicionando
el componente Rf de manera

que la carrera ahora tenga un
camino más corto hacia su pin.

Otra
técnica de diseño importante

es evitar las
trazas paralelas cuando sea posible.

Recuerde que las huellas
en una placa de circuito impreso son metálicas.

Y placas metálicas paralelas
con un aislante en el medio

forman un condensador.

Entonces, cuando dos trazas
corren en paralelo,

ya sea en el mismo plano
o en planos adyacentes

, crean una
capacitancia parásita.

Esto puede conducir al
acoplamiento no deseado de señales

de una traza a otra.

Para trazos paralelos
en la misma capa,

la
capacitancia parásita asociada

viene dada por la
fórmula C es igual a ktl

sobre d donde C es la
capacitancia total,

k es la permitividad
del espacio libre

, tyl son el espesor
y la longitud de los trazos

respectivamente, yd es la
distancia entre los bordes cercanos

de las trazas.

De manera similar, cuando dos trazos
están en letras adyacentes

, forman una capacitancia
descrita por la fórmula

C es igual a k epsilon sub r
veces wl sobre h en la que C

es la capacitancia total, k es
la permitividad del espacio libre,

epsilon sub r es el dieléctrico
constante del material de PCB aislante a

menudo, fr4,
wyl son el ancho y la longitud

de las trazas respectivamente,
y h es la distancia

entre los planos.

Estas y otras fórmulas
sobre los efectos parásitos de los PCB

se pueden encontrar en la Guía de
referencia de bolsillo de Analog Engineer

.

De manera similar, una traza puede formar
una capacitancia parásita

con una capa metálica paralela
vertida sobre la misma capa

o sobre una capa adyacente.

Por ejemplo, si la
capa debajo de una ruta de señal

es un plano de tierra sólido,
entonces se puede formar una capacitancia parásita

desde la
ruta de señal a tierra.

A menudo, este
efecto es insignificante.

Pero para trazas muy largas
o nodos sensibles

, puede ser un problema.

Una cosa más a tener en cuenta es
que las trazas paralelas pueden

experimentar un acoplamiento inductivo.

Una corriente cambiante en un cable
genera un campo magnético.

Y este
campo magnético puede, a su vez,

generar corriente en
bucles conductores cercanos.

Esta es una consecuencia
de la ley de Faraday.

Y el efecto es más fuerte
cuando las distancias involucradas

son más cortas, lo
que significa que los trazados paralelos pueden

ser susceptibles a este problema.

Tenga en cuenta que esta es
una preocupación mayor

con las señales de alta velocidad.

Por lo tanto, debe tener cuidado y
evitar colocar trazas analógicas

en sus trazas digitales.

Este tema se
ampliará en la presentación titulada

Op Amp PC Layout
Grounding and Bypass.

Repasemos ahora
el primer ejemplo.

Inicialmente notamos que la
entrada inversora del canal B,

también conocida como nodo sumador
, tiene un camino largo.

Sabiendo lo que sabemos ahora,
existe la posibilidad

de un problema adicional aquí.

Es posible que haya notado que
los trazos resaltados se ejecutan

en paralelo.

Dado que las trazas
son metálicas,

actúan como placas capacitivas y pueden
permitir un acoplamiento de señales no deseado.

Esto generalmente es malo
para dos señales.

Pero es especialmente
peligroso cuando las trazas

van a los
pines de entrada y salida,

como veremos
en el siguiente tema.

Así como el problema de
la traza larga en menos

se resolvió moviendo el
componente Rf, también puede

resolver el problema de las trazas A fuera
y B en menos que se ejecutan en

paralelo.





manera.

A veces, las limitaciones de espacio
dificultan la implementación de estas estrategias de diseño

.

En los casos en que las trazas paralelas
sean algo inevitables,


se puede utilizar un enfoque diferente.

A continuación se muestra un ejemplo de
una solución alternativa.

Primero, las trazas se
separan tanto como sea posible.

Luego, se permite que el suelo vertido
en la capa superior

en rojo
corra entre los trazos.

El vertido de tierra actúa como un
escudo para evitar el acoplamiento

entre las trazas de señal.

Para mayor
protección, las vías de tierra

también se pueden colocar
aquí para garantizar que

el voltaje en este
punto del plano de tierra

sea común al voltaje
del plano de tierra

en la capa inferior en azul.

Por lo tanto, para los casos en los que se
deben usar trazados paralelos,

el blindaje de tierra con
un plano de tierra y vías

es una opción viable.

Como se mencionó en el
ejemplo anterior,

algo que es
especial para los diseños de amplificadores operacionales

es la importancia
del pin en menos.

El pin en menos,
o el nodo sumador,

controla la
retroalimentación negativa del amplificador.

Si la señal y
la ruta de retroalimentación

encuentran grandes impedancias,
entonces la fase de la

ruta de retroalimentación cambiará excesivamente.

Esto se puede considerar como
un retraso en la ruta de la señal.

A medida que el efecto
empeora, la salida

mostrará
tiempos de respuesta cada vez más largos

con un mayor sobreimpulso.

Eventualmente, el
cambio de fase será tan pobre

que la retroalimentación del amplificador
se volverá positiva en lugar

de negativa, y
la salida comenzará

a oscilar incontrolablemente.

Este resultado no deseado se
conoce como inestabilidad

y se explica con mucho más
detalle en la serie TI Precision Lab

sobre la estabilidad del amplificador operacional.

Para evitar la inestabilidad
, es importante

que la
ruta de la señal sensible desde la

patilla de salida a la patilla de entrada menos se mantenga
lo más limpia posible de efectos parásitos

.

El pin de salida generalmente es
capaz de conducir alguna

capacitancia de carga, mientras que el
pin de entrada tiene una capacitancia de entrada muy baja

, por naturaleza.

Normalmente, la
capacidad de entrada del amplificador

es del orden de
unos pocos picofaradios.

Entonces, el pin en menos es más
sensible que el pin de salida.

Y es especialmente importante
que la capacitancia parásita

se mantenga fuera de la entrada inversora.

Para hacer esto, mantenga los trazos
al pin en menos cortos

y evite colocar
vías a lo largo del camino.

Además, coloque cualquier componente discreto pasivo
cerca del pin.

Si es necesario, puede optar
por eliminar el plano de tierra

en las capas inferiores en el pin menos.

Tenga en cuenta que, debido a
su amplio ancho de banda,

los amplificadores de alta velocidad son más
susceptibles a la inestabilidad

de la impedancia parásita
que la mayoría de los amplificadores.

En esta diapositiva, puede ver cómo
una pequeña capacitancia parásita

en el nodo sumador puede
crear una gran

respuesta de sobreimpulso en la salida.

Sin embargo,
tenga en cuenta que el OPA818

tiene un ancho de banda muy alto.

Y la mayoría de los amplificadores
no serán tan sensibles.

Sin embargo, este es un buen ejemplo
para ilustrar la importancia

de mantener limpio este nodo.

Consideremos otro ejemplo
con un amplificador operacional de doble canal de ocho pines

.

Como puede verse,
la entrada llega

desde la izquierda al
pin de entrada no inversora

o en positivo.

Y la salida se retroalimenta
al pin de entrada inversora,

o en menos.

Tómese un momento para
mirar el diseño.

¿Ve signos
de problemas potenciales?



Es posible que haya notado que el
camino desde la almohadilla uno del

componente Rf hasta el pin en menos
es relativamente largo.

El camino de afuera hacia
adentro menos es sensible.

Y es importante mantener los
trazos en el pin menos lo más

cortos posible.

En este caso, la traza metálica
interactúa con el plano de tierra del metal

en la capa inferior
para formar una capacitancia

desde la traza a tierra.

Esto significa que hay
una capacitancia parásita

en el pin menos.

Esta
capacitancia parásita será típicamente

del orden de
picofaradios y es

menos probable que sea un
problema en el pin de salida.

Sin embargo, el pin en menos
tendrá una

capacitancia de entrada natural del orden
de unos pocos picofaradios.

Entonces, una capacitancia parásita puede
ser una adición significativa.

Esto puede provocar
problemas de estabilidad,

especialmente cuando se diseña
con amplificadores operacionales de alta velocidad.

A la derecha hay una
versión mejorada del diseño.

Observe que el componente Rf
se ha acercado

al pin de entrada inversora.

Aunque la traza
del pin de salida es más larga,

la traza que entra en el
pin menos ahora es mucho más corta.

Esto reduce drásticamente
la capacitancia parásita

en el pin negativo.

Además, el
plano de tierra en la segunda capa

se ha eliminado debajo
del trazo en menos.

Esto también ayuda a eliminar la
capacitancia parásita

en menos.

Sin embargo, puede que solo sea
necesario para circuitos muy sensibles

.

Se utilizan varias
técnicas

para crear buenos diseños de amplificadores operacionales.

Y muchos de ellos se superponen con un
buen diseño analógico, en general.

En esta presentación
, cubrimos los que

tienen que ver con la
impedancia parásita en los rastros de señales.

En resumen, asegúrese de utilizar
trazos cortos cuando sea posible.

Además, evite colocar
trazas en paralelo.

O blindar las huellas cuando
ponerlas en paralelo

es inevitable.

Por último, minimice la
capacitancia parásita

en el nodo sumador del amplificador operacional
, especialmente como se

ve en el pin menos.

Ampliaremos estas
ideas en Conexión a tierra y derivación de diseño de PCB de amplificador

operacional, donde
veremos cómo separar

las señales analógicas y digitales
, la conexión a tierra

y los condensadores de derivación.

Eso es todo por ahora.

Gracias por ver.